Intel hard op weg naar 65 nanometer

"Het samenpakken van zoveel verbindingsdraadjes op een klein oppervlak kan problemen opleveren met parasitaire capaciteiten en lekstromen", zegt Mark Bohr, hoofd van Intel’s divisie Process Architecture & Integration. "Het eerste hebben we verminderd door gebruik te maken van een nieuw isolatiemateriaal, dat bestaat uit een oxide gemengd met koolstof. Dat materiaal heeft een lage K-factor, een maat die omgekeerd evenredig is met de isolatiewaarde van het materiaal. Anders gezegd; hoe lager de factor K hoe beter het materiaal isoleert." Snellere chip Een verdere terugdringing van de lekstromen in een chip kan twee belangrijke gevolgen hebben, namelijk een sneller werkende chip ofwel een chip die veel minder vermogen nodig heeft om zijn werk te doen. "Het is een afweging die wordt gemaakt door de ontwerper van een halfgeleider die bepaalt aan welke eigenschap de voorkeur wordt gegeven. Bij het ene type chip is een hoge snelheid het belangrijkst, bij draagbare toepassingen is de kleinere opname van vermogen het doel", aldus Bohr. De nieuwe techniek van Intel levert chips op die werken op een voedingsspanning van circa 0,7 tot 1,1 volt. Welke spanning wordt gekozen is van te voren niet te zeggen want "ook dat is weer afhankelijk van het doel waarvoor een chip wordt gebruikt. Ook in deze heeft de ontwerper van de schakeling weer het laatste woord", zegt Bohr. De statische Ram-chip (SRam) die volgens de nieuwe techniek is gemaakt bevat 6 transistoren voor iedere geheugencel. Bij elkaar nemen deze schakelaars een ruimte in van slechts 0,57 vierkante micron. Bohr: "Als je dat vertaalt naar wat meer hanteerbare afmetingen, dan passen er 10 miljoen transistoren op het puntje van een balpen." Tijdpad Het nu bereikte resultaat, de werkende geheugenchip, is reden genoeg voor Intel om vast te houden aan 2005 als introductiejaar voor de nieuwe productietechniek. De productie zal uiteindelijk plaatsvinden in drie grote fabrieken van het concern, te beginnen in Hillsboro in de staat Oregon. "Daar is de basis gelegd voor de 65 nm techniek", zegt Bohr, "waarvoor de grootste cleanroom is gebruikt die we in bezit hebben. De chips met een spoorbreedte van 65 nanometer worden gemaakt op wafers van 300 milimeter, een maat die we al vanaf het begin van het project hebben gekozen. Op termijn zal ook worden geproduceerd door onze fabrieken in Arizona en Ierland", zegt Bohr. De tijdsplanning van Intel loopt nog verder door dan 2005, want in 2007 is het alweer de beurt aan een volgende stap. Dan zullen chips met een spoorbreedte van 45 nanometer moeten worden gemaakt. Weer een volgende verkleining staat gepland voor 2009, dan moeten de details op een chip een fijnheid van 32 nanometer hebben bereikt. Deze planning ligt in lijn met de projectie dat de details op een chip iedere twee jaar met een factor 0,7 krimpen. Speciale belichting Om zulke fijne structuren te kunnen maken en ze daarna ook nog te laten functioneren is een arsenaal aan nieuwe technieken nodig. Bij de productie wordt een speciale belichtingstechniek gebruikt om de fijne details op het chipmateriaal vast te leggen voordat dit geëtst wordt. Deze phase-shifting maakt het mogelijk om nog licht met een golflengte van 193 nanometer te gebruiken. Bij volgende verkleiningsstappen gaat dit niet meer en moet extreem ultraviolette (EUV) straling worden gebruikt. In de schakelingen zelf maakt Intel gebruik van zogeheten, ‘uniaxial strained silicon’, die betere elektrische eigenschappen heeft dan gewoon silicium. Bij uniaxial strained silicon zijn de atomen van silicium via ‘oprekken’ kunstmatig op een grotere afstand van elkaar gezet dan in een natuurlijk gevormd kristalrooster, waardoor de elektrische geleidendheid verbetert. Intel is niet de enige producent van halfgeleiders die op jacht is naar steeds kleinere details op de chip. Concurrent AMD heeft bijvoorbeeld een samenwerkingsverband gesloten met IBM. Deze deal werd begin vorig jaar al beklonken en heeft tot doel om chips met spoorbreedtes van 65 nm en 45 nm te ontwikkelen. De twee bedrijven hebben een vergelijkbare planning als Intel, wat wil zeggen dat 65 nm in 2005 klaar moet zijn en de volgende stap twee jaar later. Wat dit betreft zijn de bedrijven verwikkeld in een nek-aan-nekrace. Concurrentie Begin dit jaar maakte het Japanse bedrijf Toshiba, ondermeer actief als producent van chips, bekend binnen achttien maanden met een 65 nm techniek op de markt te komen, wat dus neerkomt op uiterlijk medio 2005. Analisten noemen de planning van Toshiba uiterst agressief en menen dat het de Japanners te doen is om het ‘verslaan’ van Intel. Toshiba had begin dit jaar nogmaar net een proefmodel van een chip met details van 45 nanometer gepresenteerd. Het bedrijf werkt trouwens samen met het Koreaanse bedrijf Samsung aan de ontwikkeling van complete chips volgens die techniek, die qua planning voor 2007 op de rit staan. Processorontwikkelaar Transmeta, bekend van de zeer energiezuinige Crusoe chip, heeft de productie uitbesteed aan Fujitsu en dat bedrijf is al bezig met het maken van chips met een spoorbreedte van 90 nm. Ook daar zal in 2005 de stap worden gezet naar 65 nm.