Intel koerst richting twaalf kernen

De chip met de codenaam Dunnington telt 1,9 miljard transistoren en krijgt zes 'cores'. De bestaande Xeons zijn leverbaar met twee of vier verwerkingskernen. De 6-coreversie zal in de tweede helft van dit jaar leverbaar zijn, verwacht Gelsinger. In het vierde kwartaal moeten de eerste chips op basis van een nieuwe microarchitectuur, codenaam Nehalem, in productie gaan. Voor het eerst heeft Intel de 'memory controller' op het silicium van de CPU geïntegreerd, zoals concurrent AMD al een jaar of vijf met zijn Opteron- en Athlon-processoren doet. Nehalem is schaalbaar van 2 tot 8 cores, waarbij iedere kern twee 'threads' (instructiereeksen) tegelijk kan verwerken. Met Nehalem introduceert Intel een nieuwe 'datasnelweg', QuickPath genaamd, om de microprocessor met de overige systeemcomponenten te verbinden. Quickpath stond tijdens de ontwikkeling bekend als Common System Interface (CSI).In 2010 staat de volgende ingrijpend gewijzigde microarchitectuur, met de codenaam Sandy Bridge, op de routekaart. Deze architectuur zal onder andere de nieuwe instructieset Advanced Vector Extensions (AVX) omvatten. AVX is gericht op verbetering van de prestaties van audio- en video-applicaties, drijvendekommaberekeningen en processorintensieve taken, aldus Intel.Ook de Itanium wordt onder de codenaam Tukwila in een nieuw jasje gestoken. De chip telt vier kernen met in totaal 30 MB buffergeheugen en zal de eerste ter wereld zijn met 2 miljard transistoren, belooft Intel. Tukwila biedt een verdubbeling van de performance ten opzichte van de dual-core Itanium 9100.Verder in de toekomst ligt Larrabee, een architectuur die specifiek op 'visual computing' (beeldverwerking) is gericht. Intel is vaag over het aantal processorkernen dat de Larrabee-chips zullen krijgen. Gelsinger toonde een diagram van een Larrabee-versie met 12 cores. Hij benadrukte dat Intel voor het merendeel van de grafische berekeningen zijn standaard x86-architectuur wil gebruiken in plaats van gespecialiseerde grafische processoren, al bevat Larrabee wel een onderdeel voor vectorberekeningen. Ook is voorzien in een nieuw cache-ontwerp dat overweg kan met de talrijke processorkernen in Larabee-chips.Tijdens de komende gebruikersconferentie in Shanghai begin april zal Intel meer details geven over deze en andere toekomstige producten.