IBM bewijst dat chip van 5 nanometer kan

Om deze stap te maken, was een fundamentele verandering nodig in de architectuur van de transistoren. De FinFET-architectuur, die in 2011 na jarenlange ontwikkeling zijn opwachting maakte in chips van 22 nanometer, moest namelijk op de schop.

Het probleem met de FinFET-architectuur is namelijk, dat deze niet goed te verkleinen is beneden de 7 nanometer. De 'vinnen' die in die architectuur in het materiaal steken dat de gate vormt, zijn niet goed te verkleinen naar het niveau van 5 nanometer.

Daarmee leek ook het voordeel van die 'vinnen' teloor te gaan bij nog verdere verkleining van de details. De FinFET-architectuur zorgde namelijk voor een groter contactoppervlak voor de gate, met positieve effecten voor schakelsnelheid en/of energieconsumptie.

De oplossing daarvoor was al eerder bedacht, en staat bekend als 'gate all around'. IBM heeft nu met partners bewezen, dat met GAAFET inderdaad chips van 5 nanometer te produceren zijn. In dit geval is afscheid genomen van de verticaal uitstekende vin. De vin is nu een nanodraadje of -vel dat tussen source en drain uitgestrekt is. In de vorm die IBM en partners hebben gekozen zijn drie nanovelletjes gebruikt tussen source en drain die geheel omgeven zijn door gate-materiaal. Het voordeel van een groot contactoppervlak blijft dus in stand.

5 nanometerchips zullen niet vandaag of morgen op de markt komen. Op dit moment is 10 nanometer het maximale (of beter: minimale). 7 nanometer staat in de coulissen. IBM verwacht dat het chips met details van 7 nanometer in 2018 op de markt kan brengen.