Multicore CPU verdient beter cachebeheer

Cachegeheugen in de processorchip is bedacht om het aantal lees- en schrijfacties naar het werkgeheugen te verminderen. Data die veelvuldig nodig zijn, worden tijdelijk dicht bij de CPU in eigen 'bankjes' opgeslagen. Het algoritme dat met het beheer is belast is erg simpel en doorgaans hard gecodeerd in de chips.

Processors hebben echter steeds vaker meer kernen om processen sneller parallel te kunnen verwerken. Processors met 4 kernen zijn geen uitzondering, maar in sommige gevallen wordt al gewerkt aan chips met 16 of zelfs 64 kernen. Elke kern heeft tot nog toe zijn eigen cachegeheugen gekregen en daar bovenop en gedeelde 'last level' cache. De gedeelde cache beslaat inmiddels wel 40 tot 60 procent van de chip. De klassieke opzet maakt het beheer van de caches complex en en inefficiënt.

Efficiencywinst tot wel 100 procent

Een team van het Massachusetts Institute of Technology (MIT) heeft nu een experimentele opzet waarin een programma genaamd Jigsaw het cachebeheer van de kernen overneemt. Bij tests met 16- en 64-kernige chips bleek een prestatiewinst van gemiddeld bijna 20 procent op te treden, maar die kon wel oplopen tot 100 procent . Tegelijk ging het energieverbruik omlaag met in sommige gevallen wel 72 procent.

In goede banen leiden

In de klassieke opzet plaatsen de cores hun data op een willekeurige plek in de last-level cache. De Jigsaw-software houdt de activiteiten van de in de gaten en zorgt er voor dat gegevens die het vaakst door een bepaalde kern gebruikt worden ook het dichtst bij die kern worden opgeslagen. Ook kan de software de geheugenruimte die aan een bepaalde kern wordt toegewezen dynamisch aanpassen.

Om de berekeningen niet permanent voor alle kernen te moeten uitvoeren, wat op zich weer vertragend en energieverslindend zou werken, maakt Jigsaw gebruik van een slimme inschatting door er van uit te gaan dat de chip de komende 20 milliseconden hetzelfde zal doen als de afgelopen 20 milliseconden. Het team denkt de software nog te kunnen optimaliseren door te variëren met die tijdsinstelling. Het idee is dat chips vaak stabiele fases hebben van meer dan 100 milliseconden tot soms wel seconden.